기존 후면 조사 이미지 센서(BSI) 제조 공정에서는 웨이퍼 후면 식각 시 불균일성으로 인해 픽셀 간 신호 차이가 발생하고, 고가의 SOI 웨이퍼 사용은 비용 부담을 높이는 문제가 있었습니다. 본 기술은 이러한 한계를 극복하기 위해 SiGe, 도핑된 SiGe, 또는 SiC 에피층을 혁신적인 식각 저지층으로 활용하는 제조 방법을 제안합니다. 이 방법은 Si과 SiGe 간의 현저한 식각율 차이를 이용하여, 웨이퍼 후면 식각의 균일성을 획기적으로 향상시킵니다. 특히 기존 p+/p 에피 방식 대비 25배 이상 높은 식각 정밀도를 제공하여, 픽셀 간 신호 불균일성 문제를 근본적으로 해결하고 고품질의 이미지 센서 생산을 가능하게 합니다. 본 기술을 통해 고성능 이미지 센서의 제조 비용을 절감하고 생산 효율을 극대화할 수 있습니다.